登录
注册
262
收藏
研晟考研，专注清华北大等985/211名校考研辅导，拥有完善的服务团队，专属定制化的考研备考规划，力争实现每位学子的考研梦、名校梦。
一、考试要求
主要考查学生对纳米级工艺条件下CMOS数字集成电路的基本理论、基础知识和基本设计方法的理解和掌握，以及应用这些知识解决CMOS数字集成电路相关设计问题的能力。
二、考试内容
1.晶体管模型及理论
集成电路发展历程，晶体管开关模型及基本CMOS逻辑门结构，长沟道晶体管模型，非理想I-V特性，逻辑门直流传输特性
2.延时
延时的定义和计算，RC延时模型，逻辑努力延时模型，路径逻辑努力模型
3.功耗和互连线
动态功耗，静态功耗，互连线的物理特性，互连线的影响及实现
4.组合电路设计
静态CMOS电路优化，伪nMOS电路设计，动态电路设计，传输管电路设计
5.时序电路设计
时序单元设计，延时约束，同步单元设计
6.数据道路设计
加法器设计。乘法器设计，比较器、移位器等部件设计SRAM设计，DRAM设计，ROM等其它类型存储部件设计
8.封装、电源及时钟
封装种类，电源网络设计原理，时钟网络设计原理
三、考试形式
考试形式为闭卷、笔试，考试时间1.5-2.0小时,满分100分。
题型包括:选择题、简答题、计算题、分析题、综合题等。
四、参考书目
1.《CMOS超大规模集成电路设计(第四版)》，Neil Weste,David Harris著，周润德译，电子工业出版社，2012.
全程直播，实时互动
班主任督学办学，及时解疑
学霸社群，研友干货分享
心理疏导，打卡福利
北京研晟科技有限公司 
13021053105
(1)群
