研晟考研，专注清华北大等985/211名校考研辅导，拥有完善的服务团队，专属定制化的考研备考规划，力争实现每位学子的考研梦、名校梦。

　　一、考试要求

　　集成电路设计与工艺课程主要考查学生对常用半导体材料及集成电路工艺的理解与掌握;对集成电路制造中的光刻技术、半导体器件工作原理、特性分析方法的理解与掌握;对模拟与数字集成电路设计中基本电路单元、

关键技术原理的理解和掌握，以及运用基本电路理论，结合集成电路分析方法，分析解决集成电路问题的能力。

　　二、考试内容

　　1.集成电路工艺

　　a.常用半导体材料

　　b.集成电路主要制作工艺原理与过程

　　c.CMOS器件制作工艺原理与过程

　　d.集成电路设计流程与生产渠道

　　2.半导体器件

　　a.MOS管工作区与对应电压偏置条件

　　b.MOS管的I-V特性:阈值电压、漏电流公式、MOS管跨导

　　c.MOS管二级效应

　　d.寄生电容模型与计算方法

　　e.小信号模型分析方法

　　3.模拟集成电路

　　a.单级放大电路:共源级，源极跟随器、共栅极、共源共栅级电路组成与原理

　　b.差动放大电路:共模、差模增益，失配影响，共源共栅差分放大电路增益、输出阻抗分析

　　c.电流镜:基本电流镜，共源共栅电流镜原理，五管OTA的增益、输出摆幅、输出阻抗、镜像极点分析

　　d.放大器:单级放大器与二级放大器设计方法，转换速率概念

　　e.频率响应:密勒效应，结点与极点关系，共源放大电路极点，传输函数分析，波特图绘制与分析。

　　f.稳定性与频率补偿:振荡条件，相位裕度概念，频率补偿原则，密勒补偿与极点分裂概念

　　g.带隙基准:正温度系数、负温度系数概念，电流/电压带隙基准电路结构，PTAT电流概念

　　4.数字集成电路

　　a.CMOS反相器:反相器阈值、输出电平、功耗来源与计算方法、传播延时、反相器链驱动大负载设计方法

　　b.组合逻辑:互补CMOS逻辑，有比逻辑，传输管逻辑，大扇入设计技术，功耗计算，延时与信号组合相关，降低开关活动性技术。

　　c.时序逻辑:触发器和锁存器原理，偏差、抖动来源，偏差和抖动对时序影响，寄存器时序参数，考虑偏差和抖动的时序约束条件，基于锁存器的流水线原理

　　d.互连:导线延迟、串扰概念，降低串扰方法

　　e.加法器:不同类型加法器延时设计方法

　　f.降功耗方法:设计时间方法，使用时间方法

　　三、考试形式

　　考试形式为闭卷、笔试，考试时间为120分钟，满分100分。

　　题型包括:选择题、填空题、简答题、综合题。

　　四、参考书目

　　《集成电路制造技术-原理与工艺》(第3版)第3-9章，田丽等，电子工业出版社，2023.

　　《模拟CMOS集成电路设计》(第2版)，拉扎维，西安交通大学出版社，2019。

　　《数字集成电路:电路、系统与设计》(第2版),拉贝艾等，电子工业出版社，2017.